PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-323710

(43) Date of publication of application: 24.11.2000

(51)Int.CI.

H01L 29/78 H01L 21/8238 H01L 27/092 H01L 21/336

(21)Application number: 2000-106267

(71)Applicant: CHARTERED SEMICONDUCTOR

MFG LTD

(22)Date of filing:

07.04.2000

(72)Inventor: PAN YANG

AAJUAN RYU

(30)Priority

Priority number : 99 307205


Priority date: 07.05.1999

Priority country: US

(54) FABRICATION OF LOW OVERLAP CAPACITANCE INTEGRATED CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce the gate-drain overlap capacity of a MOS transistor on a semiconductor device by forming a local region of low permittivity oxide in a gate-drain overlap region. SOLUTION: A low permittivity gate oxide layer 6 of 20-200Å thick is formed by CVD similar to that employed in post-process or spin-on method. The low permittivity gate oxide layer 6 may also be formed of a thermal oxide layer and injected with fluorine in order to decrease permittivity of the thermal oxide. Energy level being employed for injecting fluorine is in the range of 20-80 keV. Fluorine injection is normally followed by rapid thermal anneal process, i.e., RTA process. Representative value of permittivity attained through the low permittivity providing process is in the range of 2-3.5.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-323710 (P2000-323710A)

(43)公開日 平成12年11月24日(2000.11.24)

(51) Int.Cl.7		識別記号	FΙ		テーマコー	小(参考)
H01L	29/78		H01L	29/78	301G	
	21/8238			27/08	3 2 1 D	
	27/092			29/78	301L	
	21/336					


		審查請求	未請求 請求項の数29 OL (全 9 頁)
(21) 出願番号	特顧2000-106267(P2000-106267)	(71)出顧人	599093591 チャータード・セミコンダクター・マニュ
(22) 出顧日	平成12年4月7日(2000.4.7)		ファクチャリング・リミテッド シンガポール国 738406, ストリート
(31)優先権主張番号	09/307205		2, ウッドランズ・インダストリアル・パ
(32)優先日	平成11年5月7日(1999.5.7)		ーク 60
(33)優先権主張国	米国 (US)	(72)発明者	ヤン・パン シンガポール国 591401 パイン・グロー ヴ ナンパー 02-77, ビーエルケイ 1 ピー
		(74)代理人	100089705 弁理士 社本 一夫 (外 5 名)
			最終頁に続く

(54) 【発明の名称】 低オーバーラップ容量の集積回路の製造方法

(57)【要約】

【課題】 集積回路装置の製造、特に装置のスイッチン グ時間を短くするための改良手段としてディープサブミ クロンCMOS装置のゲートードレインオーバーラップ 容量及びゲートーソースオーバーラップ容量を減少する ための方法を提供する。

【解決手段】 ゲートードレインオーバーラップ領域及 びゲートーソースオーバーラップ領域での誘電率Kが、 ソースとドレインとの間の比較的中央に配置されたゲー ト領域に対して低いようにゲート絶縁層を調節する。本 発明は、特にディープサブミクロン領域について、この ようなオーバーラップ容量を低下するための手段として 通常のポスト・ポリシリコンゲート酸化を使用すること と関連したプロセス制御の問題点をなくす。



【特許請求の範囲】

【請求項1】 ゲートードレインオーバーラップ領域 に、オーバーラップ容量を減少する目的で、低誘電率K の酸化物からなる局部的領域を形成するための方法にお いて、(a)半導体基板上に第1酸化物層を形成する工 程と、(b)最終的なゲート領域を画成するため、前記 第1酸化物層にパターン加工を施し、エッチングを行う 工程と、(c)前記最終的ゲート領域と対応するシリコ ン表面上に低誘電率Kの薄いゲート酸化物を付着するか 或いは低誘電率Kの薄いゲート酸化物を前記表面上で成 10 長させる工程と、(d)前記第1酸化物層内にエッチン グによって形成したゲート領域の側壁に一つ又はそれ以 上の反転スペーサを形成する工程と、(e)前記スペー サによって保護されていない前記低誘電率Kのゲート酸 化物の部分を除去し、これによって下側のシリコン表面 を露呈すると同時に前記低誘電率Kのゲート酸化物の局 部的領域を前記スペーサの下に残す工程と、(f)傾斜 誘電率を有するゲート酸化物層の形成を完了するため、 前記露呈されたシリコン表面上で通常のサーマル・ゲー ト酸化物を成長させる工程と、(g)ポリシリコンゲー 20 ト構造の形成を、ソースードレイン接点並びに注入され たLDD領域及び注入されたN⁺型ソースドレイン領域 の形成とともに行う工程とを含む、方法。

【請求項2】 前記反転スペーサは、絶縁体、ポリシリ コン、又は絶縁体/ポリシリコンの二重ペーサ組み合わ せが含まれる、請求項1に記載の方法。

【請求項3】 前記低誘電率Kのゲート酸化物層の厚さ は、約20オングストローム乃至200オングストロー ムである、請求項1に記載の方法。

【請求項4】 前記低誘電率Kのゲート酸化物を、低誘 30 電率Kの誘電体層を付着することによって、又はフッ素 をサーマル・ゲート酸化物層に注入することによって形 成する、請求項1に記載の方法。

【請求項5】 前記絶縁スペーサは、窒化シリコン又は シリコン・オキシ・ナイトライドからなる群から選択さ れた材料で形成される、請求項1に記載の方法。

【請求項6】 前記サーマル・ゲート酸化物層の厚さ は、約20オングストローム乃至100オングストロー ムである、請求項1に記載の方法。

【請求項7】 ゲートードレインオーバーラップ領域及 40 びゲートーソースオーバーラップ領域に、オーバーラッ プ容量を減少する目的で、低誘電率Kの酸化物からなる 局部的領域を有するディープ・サブミクロン・CMOS FET装置を形成するための方法において、(a)半導 体基板上に第1酸化物層を付着する工程と、(b) 最終 的なゲート領域を画成するため、前記第1酸化物層にパ ターン加工を施し、エッチングによる除去を行う工程 と、(c)前記最終的ゲート領域と対応するシリコン表 面上に誘電率Kが低く、薄いゲート酸化物を付着するか 或いは、前記表面上で誘電率Kが低く、薄いゲート酸化 50 イド層及びポリシリコン層をエッチング・バックするた

物を成長させる工程と、(d)シリコンナイトライド被

覆層を付着し、次いでとのナイトライド層に異方性エッ チング・バックを施し、前記第1酸化物層内の前記ゲー ト領域の側壁にナイトライド・スペーサを形成する工程 と、(e)前記ナイトライドスペーサによって保護され ていない前記低誘電率Kのゲート酸化物の部分をエッチ ングし、これによって下側のシリコン表面を露呈すると 同時に前記低誘電率Kのゲート酸化物の局部的領域を前 記ナイトライド・スペーサの下に残す工程と、(f)傾 斜誘電率を持つゲート酸化物層の形成を完了するため、 前記露呈されたシリコン表面上で通常のサーマル・ゲー ト酸化物を成長させる工程と、(g)ポリシリコン被覆 層を付着させて、ゲート電極を形成する目的で化学的機 械研磨プロセス(CMP)プロセスを使用して前記ポリ シリコンを研磨する工程と、(h)その後、ソースード レイン接点を、注入N型LDD領域及び注入N⁺型ソー スードレイン領域とともに形成し、並びに前記ポリシリ コンゲート電極のドーピング及びシリサイド化を行う、 方法。

【請求項8】 前記ナイトライド・スペーサは、反転シ リコンナイトライドスペーサ及びこれと並置された反転 ポリシリコンスペーサを含む二重スペーサ構造である、 請求項7に記載の方法。

【請求項9】 前記第1絶縁酸化物層の厚さは、約10 00オングストローム乃至4000オングストロームで ある、請求項7に記載の方法。

【請求項10】 前記第1酸化物層は、CVD又はサー マル・プロセスによって形成される、請求項7に記載の 方法。

【請求項11】 前記低誘電率Kのゲート酸化物層の厚 さは、約20オングストローム乃至200オングストロ ームの範囲内にある、請求項7に記載の方法。

【請求項12】 前記低誘電率Kのゲート酸化物層の付 着は、CVD、サーマル・プロセス、又はスピン・オン ・プロセスによって行われる、請求項7に記載の方法。 【請求項13】 低誘電率Kのゲート酸化物を形成する ためのプロセスは、(a)後の低誘電率Kプロセスで使 用されたのと同様のCVD法、(b)スピン・オン法、 又は(c)フッ素イオン注入が続いて行われる通常の酸 化物成長により行われる、請求項7に記載の方法。

【請求項14】 前記ナイトライド・スペーサを形成す るプロセスは、(a)シリコンナイトライドのCVD層 を付着する工程と、(b)前記ナイトライド層をエッチ ング・バックするため、異方性プラズマエッチングを使 用する工程とを含む、、請求項7に記載の方法。

【請求項15】 前記二重ナイトライド/ポリシリコン スペーサを形成するためのプロセスは、(a)シリコン ナイトライドのCVD層を付着する工程と、(b)ポリ シリコン被覆層を付着する工程と、(c)前記ナイトラ

め、異方性プラズマエッチングを使用する工程とを含 む、請求項8に記載の方法。

【請求項16】 前記ナイトライド層の厚さは、約20 0オングストローム乃至2000オングストロームの範 囲内にある、請求項14に記載の方法。

【請求項17】 前記CVDプラズマエッチングは、前 記ナイトライド層をエッチング・バックするために使用 される、請求項14に記載の方法。

【請求項18】 前記ナイトライド層を異方性エッチン グ・バックするためのエッチ・ストップ法は、前記ナイ 10 に関する。 トライドと低誘電率Kの誘電体材料との間で選択的にエ ッチングすることに基づく、請求項14に記載の方法。

【請求項19】 前記ナイトライド・スペーサの代表的 な幅は、約200オングストローム乃至2000オング ストロームの範囲内にある、請求項14に記載の方法。

【請求項20】 前記被覆ナイトライド・スペーサによ って保護されていない前記低誘電率Kのゲート酸化物部 分のエッチングは、プラズマ・エッチング及びこれに続 いて行われる湿式エッチングによって行われる、請求項 7に記載の方法。

【請求項21】 前記ゲート酸化物の厚さは、約20オ ングストローム乃至200オングストロームの範囲内に ある、請求項7に記載の方法。

【請求項22】 前記ゲート電極を形成するために使用 された前記ポリシリコン層の厚さは、約1000オング ストローム乃至4000オングストロームである、請求 項7に記載の方法。

【請求項23】 前記ナイトライド・スペーサの下にあ る前記ゲート酸化物の前記低誘電率Kの部分についての 代表的な誘電率の値は、約2乃至3.5である、請求項 30 7に記載の方法。

【請求項24】 前記N型LDD注入のドーズ量は、代 表的には、約1El3atom/cm² 乃至5El4atom/ cm' (1×10''atom/cm' 乃至5×10''atom/ cm²) である、請求項7 に記載の方法。

【請求項25】 前記N型LDD注入についてのエネル ギの代表的な範囲は、約20KeV乃至100KeVで ある、請求項7に記載の方法。

【請求項26】 前記N'型ソース-ドレイン注入のド ーズ量は、代表的には、約1E15atom/cm²乃至8 40 El5atom/cm² (1×10¹⁵atom/cm² 乃至8× 101'atom/cm') である、請求項7に記載の方法。

【請求項27】 前記N・型ソース-ドレイン注入につ いてのエネルギの代表的な範囲は、約20KeV乃至1 00KeVである、請求項7に記載の方法。

【請求項28】 前記二重スペーサのナイトライドの厚 さは約200オングストローム乃至2000オングスト ロームである、請求項8に記載の方法。

【請求項29】 前記二重スペーサ構造のポリシリコン の厚さは、前記低誘電率Kのゲート誘電体が前記チャン 50 を更に高めるための手段として、反射防止コーティング

ネル領域内に横方向に延びる度合いを大きくするように 調節される、請求項8 に記載の方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、集積回路装置の製 造に関し、更に詳細には、ディープ・サブミクロン・C MOS装置のスイッチング時間を短縮する改良手段とし て、装置のゲートードレインオーバーラップ容量及びゲ ートーソースオーバーラップ容量を減少するための方法

[0002]

【従来の技術】更に多くの機能を提供し、これらの機能 を実行するための時間が短縮された半導体チップに対す る要求が大きくなってきているため、半導体装置の寸法 は、更に深くサブミクロン領域に入り込んでいる。装置 が小型になると、更に多くの機能的回路を単一のチップ に組み込むための更に多くの面積を利用できるというと とになる。更に、以下に論じるように、装置が小型であ るということ自体がスイッチング時間を短縮する上で有 20 利である。代表的な例としてCMOSFET技術を使用 した場合、装置の寸法が小さくなると、多くの理由によ り、スイッチング時間が短くなる。装置がチップ上の所 与のノードを一つのロジックレベルから別のロジックレ ベルに切り換えるためには、装置の有効負荷容量C₁の 充電及び放電を、装置のチャンネル抵抗及び装置の配線 抵抗を含む任意の有効抵抗Re を通して行わなければ ならない。従って、基本的回路理論から、スイッチング 時間は、Re及びC1の両方の値が減少するに従って短く なる傾向がある。歴史的には、装置の寸法が小さくなる に従って装置のチャンネル長さが短くなり、装置間の相 互接続ラインをますます短くできるためにRe が小さく なる。短い相互接続ライン及びこれらのラインと関連し た小さい断面積は、更に、C₁を減少するのを助ける。 更に、PN接合容量及び小型の装置それ自体から得られ る装置の寄生容量値を小さくすることにより、C、を更 に減少させることができる。従って、一つの世代から次 の世代まで、装置の形状が小さくなり続けるために、今 日のチップの速度性能において長足の進歩がなされた。 しかしながら、装置の寸法がサブミクロン領域に深く入 り込むにつれて、このような小型化を適切な速度で続け るための技術的挑戦及び製造上の挑戦が益々先鋭化して きている。これにより、CMOS技術の連続した世代の 各々で、高速度化を益々すすめるための多くの革新的技 術が促進されている。1970年代から、光学的リソグ ラフィーの解像度限界が約1.5μmから約0.2μm 又はそれ以下に高まった。より短い露光波長、可変開口 数の露光レンズ、及び位相シフトマスクといった進歩 が、発展に大きく寄与してきた。同様に、サブミクロン フォトリソグラフィー工程中の臨界寸法 (CD) の制御

が半導体製造プロセスに組み込まれることが益々多くな ってきている。更に、装置の速度を、単に装置の大きさ を光学的リソグラフィーにおける連続した世代での各々 の最新CD値まで小型化するだけで得られる速度を越え て髙めるための他の技術が開発された。

【0003】チョウ等に賦与された米国特許第5,43 4,093号は、所与のフォトリソグラフィー画像から 得ることができるチャンネル長が最小臨界寸法CDより も短いFET装置を製造するための手段として、反転ス ペーサ (inverted spacer) 構造を使用す 10 るための方法を教示する。最初に、装置のゲート領域 が、フォトリソグラフィーにより、酸化物層中にトレン チとして画成される。次いで、同じ形態の酸化物の第2 被覆層を付着し、次いで該第2被覆層に異方性エッチン グ・バックを施して、これによって、上述のトレンチの 側壁に沿って、同じ形態の層の厚味のある部分を、反転 スペーサ構造として残すことができる。反転スペーサ構 造は、上述のトレンチの側壁を、内方に、元々のトレン チの大きさよりもかなり小さい新たな縮小した大きさに まで有効に延長する。次いで、縮小したトレンチを使用 20 し、元々のトレンチよりもかなり小さいポリシリコンゲ ートを画成する。ポリシリコン・ゲートは、最初にポリ シリコン被覆層を付着させた後、化学的機械研磨プロセ ス即ちCMPプロセスを使用して、上述のトレンチを取 り囲む酸化物の上面からポリシリコンを除去することに よって形成される。使用されたフォトリソグラフィー技 術の最小臨界寸法即ちCDよりも小さい関連したチャン ネル長を持つFETゲートが最終的に提供される。

【0004】ウーに賦与された米国特許第5,773, 348号は、いかなる世代のフォトリソグラフィー装置 30 によって解像できる最小臨界寸法即ちCD以下のゲート 長を持つFET装置を形成するための、チョウ等の方法 と幾分類似した方法を教示する。反転スペーサ構造を、 FETゲート電極用の、パンチ・スルー・ストッピング イオン注入層及び非晶質シリコン層等の特別追加ととも に使用する。次いで、高温アニールによりポリシリコン に変換する。

【0005】ガードナー等に賦与された米国特許第5, 786,256号もまた、いかなる世代のフォトリソグ ラフィー装置によって解像可能な最小臨界寸法即ちCD 40 以下のゲート長を持つFET装置を形成するための、チ ョウ等の方法と幾分類似した方法を教示する。更に、ゲ ート電極を形成するために反転スペーサ構造を使用す る。更に、スペーサの第2の組を、FET装置を形成す るための少量ドープしたドレイン即ちLDDについての プロセス順序の部分として使用する。ポリシリコンゲー トの形成後、ボリシリコンゲートの僅かに突出した周囲 を異方性エッチマスクとして使用することによって、ス ペーサの第1の組の横幅を小さくする。スペーサの第1 の組の幅を小さくすることによって、LDDイオン注入 50 850℃の湿潤雰囲気を使用することによって行われ

をゲートの下に僅かに延ばすのを容易にする。次いで、 ソースードレインイオン注入前に、スペーサの第2の組 を従来の方法でスペーサの第1の組の側壁に形成する。 【0006】上述した従来技術は、主として、いかなる 世代のフォトリソグラフィー装置では不可能である程に チャンネル長を短くすることによってFET装置のスイ ッチング時間を短くする方法に関する。しかしながら、 上文中に論じたように、装置のスイッチング時間に影響 を及ぼす装置の寄生容量等の他の要因がある。従来技術 において既に言及されている装置の寄生容量の一つの関 連した成分は、ミラー容量C。と呼ばれることもある、 ゲートードレインオーバーラップ容量Cadoである。C ad。は、FET装置をインバーター回路で作動させた場 合の多くでその値が優に倍であるため、特に顕著であ る。図1は、CMOSインバーター回路をCaa。寄生容 量とともに示す。入力ゲート電圧波形を、0 Vから+ V aaまで急速に上昇する傾斜として示す。出力電圧波形 を、これと対応して+Vaaから0Vまで急速に低下する 波形として示す。従って、ガウスの法則によれば、C

変化Vaaで除することにより、インバーター回路への有 効電気的ゲート入力容量を計算でき、2 C。4。の値を得 る。従って、負荷容量の有効C。。。成分は、インバータ ーのステージを考慮すると、実際に倍である。ミラー容 量とも呼ばれるC。。の上述の電気的効果は周知であ り、J. Y. チェンの「CMOS装置及びVLSIの技 術」(プレンティスホール社1990年)の第100頁 乃至101頁に記載されている。同文献に触れたことに より、その文献に開示されている内容は本明細書中に組

入れたものとする。

。。の初期蓄積電位は+C。。・Vddであり、C。。。

の最終蓄積電位は-C。a。・Vaaに等しい。従って、C

ad。での電位の変化、即ち2Cade・Vade入力電圧の

【0007】ゲートードレインオーバーラップ容量C 。。並びにC。。。の上述の電気的増倍効果は、装置のス イッチング速度に大きな影響を及ぼす。従って、FET 装置技術が進化し続けるため、Caa。がスイッチング時 間に及ぼす相対的作用を小さくするための一連の革新が これによって促された。このような革新には、低いチャ ネル抵抗を維持すると同時に関連したCaa。値を最小に すべくソースードレインの十分なゲートオーバーラップ を得るため、ソースードレインイオン注入角度及びゲー トスペーサを調整することが含まれる。更に、ゲートー ドレインオーバーラップ領域においてゲート酸化物の厚 さを局部的に増大する、傾斜ゲート酸化物(Grade d Gate Oxide)プロセス即ちGGOプロセ スによって、Casoを最小にする努力がなされてきた。 傾斜ゲート酸化物プロセス即ちGGOプロセスは、例え は、70オングストロームのゲート酸化物をゲートの縁 部のことろで約250オングストロームにするため、約 た。ゲートードレインオーバーラップ容量を減少するた めの上述したプロセスの改良は、S. ウルフの「VLS I Era用のシリコンの加工」(ラティスプレス社1 995年)の第3巻の第630頁乃至635頁に記載さ れている。同文献に触れたことにより、その文献に開示 されている内容は本明細書中に組入れたものとする。 【0008】上述の傾斜ゲート酸化物プロセス即ちGG ○プロセスを様々に実施することにより、ゲートードレ

インオーバーラップ容量の減少が補助されたけれども、 GGOそれ自体が幾つかの問題点を含む。例えば、再酸 10 化によって発生した界面状態により、ホットエレクトロ ンと関連した不安定性が高まる。更に、GGOプロセス は、特にディープサブミクロン装置について、制御が困 難であることが判明している。従って、傾斜ゲート酸化 物プロセス即ちGGOプロセスに代わる、現状のディー プサブミクロン装置の製作と関連した装置及び製造上の 必要性に関して更に適合性の方法が必要とされている。 本発明は、誘電率がその厚さと逆に大きく変化する、傾 斜ゲート酸化物層を提供することによって、この必要性 を解決する。従って、低誘電率Kの酸化物からなる局部 20 スに代わる方法に対する要求を満たす。本発明は、 的領域をゲートードレインオーバーラップ領域に形成す るための革新的方法を以下に説明する。

[0009]

【発明が解決しようとする課題】本発明の主な目的は、 半導体基板上のMOSトランジスターのゲートードレイ ンオーバーラップ容量Cada。を減少するための、効果的 であり且つ製造可能な方法を提供することである。

【0010】本発明の別の目的は、ゲートードレインオ ーバーラップ容量及びゲート-ソースオーバーラップ容 量を最小にする改良された手段として傾斜誘電率(gr aded dielectric constant) を持つゲート酸化物層を製造するための方法を提供する ことである。

【0011】本発明の更に別の目的は、ゲートードレイ ンオーバーラップ容量を減少するための、現状のCMO S技術の装置及び製造上の必要性に関して非常に適合し た方法を提供することである。

【0012】本発明の他の主な目的は、特にサブミクロ ン装置について信頼性及びプロセス制御の問題点を生じ 易い望ましからぬ傾斜ゲート酸化物法即ちGGO法に頼 40 らずに、ゲートードレインオーバーラップ容量を低下さ せる目的で、低誘電率Kのゲート酸化物を局部的に形成 するための方法を提供することである。

[0013]

【課題を解決するための手段】とれらの目的は、傾斜誘 電率Kを持つゲート酸化物を有するCMOSFET装置 を形成する方法において、(a)半導体基板上に酸化物 層を形成する工程と、(b)装置のゲート領域を画成 し、エッチングする工程と、(c)ゲート領域に低誘電

上で成長させる工程と、(d)ゲート領域の側壁にナイ トライド・スペーサ (窒化シリコン・スペーサ)を形成 する目的で、シリコンナイトライド被覆層(窒化シリコ ン被覆層)を付着させた後、この層に異方性エッチング を施す工程と、(e)ナイトライド・スペーサ (窒化シ リコン・スペーサ)によってマスクされたゲート酸化物 部分を除く、上述の低誘電率Kのゲート酸化物を除去す る工程と、(f)ナイトライド・スペーサ(窒化シリコ ン・スペーサ)によって保護された状態の領域を除くゲ ート領域にサーマル・ゲート酸化物を形成する工程と、 (g)ポリシリコン被覆層を付着させた後、装置のゲー ト構造の形成を完了するため、化学的機械研磨即ちCM Pを行う工程と、(h)LDD及び多量にドーピングし たソースードレイン領域を通常の方法で形成した後、ラ インプロセスの通常の後工程を完了する工程とを含む、 方法によって達成される。

【0014】本発明は、ゲートードレインオーバーラッ プ容量及びゲートーソースオーバーラップ容量を最小に する目的で傾斜ゲート酸化物プロセス即ちGGOプロセ

(1) ホットエレクトロン・ストレス中に信頼性の問題 点を引き起こす、ドレイン空乏領域近傍での界面状態を なくす必要性、及び(2)ディープサブミクロン装置の 製造と関連した装置及び製造上の必要性に更に適合する 傾斜ゲート酸化物構造についての必要性といった問題を 扱う。本発明は、誘電率がその厚さとは逆に大きく変化 する傾斜ゲート酸化物層を提供することによってこれら の問題点を解決する。従って、オーバーラップ容量を減 少する目的でゲートードレインオーバーラップ領域中に 低誘電率Kの酸化物による局部的領域を形成する工程を 含む革新的方法が提供される。

[0015]

【発明の実施の形態】以下の好ましい実施例及び関連し た図面は、ゲートードレイン容量及び/又はゲートーソ ース容量を減少するのが望ましいCMOS、又はNMO S、等のいずれかの技術で使用できるNチャンネル装置 及び/又はPチャネル装置の製作に一般的に適用できる 方法で提供しようとするものであるということに着目さ れたい。しかしながら、議論の目的で、Nチャネル装置 に関する好ましい実施例を以下に説明する。次に、図2 を更に詳細に参照すると、この図には、部分的に完成し た集積回路の一部が示してある。この図には、従来のイ オン注入によりN型ウェル領域又はP型ウェル領域を形 成した半導体基板2が示してあり、この基板には、最終 的にはディープ・サブミクロンFET装置が形成され る。更に、フォトリソグラフによってパターンが付けら れ、前記FET装置用の最終的なゲート領域8を形成す るためにエッチングによる除去を行った酸化物被覆層4 が示してある。

率Kのゲート酸化物を付着するか或いはこのゲート領域 50 【0016】図2を参照し続ける。この図には、更に、

薄い、低誘電率Kのゲート酸化物層6が示してある。C の低誘電率Kのゲート酸化物層6は、20オングストロ ーム(A)乃至200オングストローム(A)の範囲の 代表的な厚さを有し、低誘電率Kの後工程又はスピン・ オン法で使用されたのと同様のCVD法によって形成さ れている。

【0017】前記低誘電率Kのゲート酸化物層6は、さ らに、熱酸化物層によっても形成でき、次いで、この熱 酸化物の誘電率を減少する目的で酸化物層にフッ素Fを 注入する。前記サーマルゲート酸化物の代表的な厚さ は、約20オングストローム(A)乃至200オングス トローム(A)であり、通常は、通常の酸化により成長 する。前記弗素注入についての代表的なドーズ量の値 は、約1E15atom/cm²乃至1E17atom/cm² (1×10¹ atom/cm²乃至1×10¹ atom/cm²) である。前記弗素注入について使用されたエネルギレベ ルは、代表的には、約20KeV乃至80KeVの範囲 にある。前記フッ素注入は、通常は、これに次いで行わ れるラピッド・サーマル・アニールプロセス即ちRTA プロセスによってアニールされる。

【0018】上述の低誘電率K付着プロセスで得られた 誘電率Kの代表的な値は、約2乃至3.5である。熱酸 化プロセスへの上述のフッ素注入で得られた誘電率Kの 代表的な値は、約2.5乃至3.5である。

【0019】次に、特に図3を参照する。この図には、 前記酸化物層4のゲート領域8の側壁に沿って反転スペ ーサを最終的に形成する目的で付着させた同じ形態のシ リコンナイトライド被覆層(窒化シリコン被覆層)10 が示してある。前記ナイトライド層(窒化シリコン被覆 層)10の厚さは、代表的には、200オングストロー ム(A) 乃至2000(A) オングストロームであり、 通常は、LPCVD (Low Pressure Chemical Vapor De position) によって成長される。

【0020】次に図5を更に詳細に参照すると、この図 には、前記シリコンナイトライド被覆層(窒化シリコン 被覆層)10に異方性エッチングを加えた結果が示して あり、前記シリコンナイトライド被覆層は、前記酸化物 層4の上面から完全に除去されており、並びに前記低誘 電率Kのゲート酸化物層6の大部分から除去されてい 記エッチングによる除去を行ったゲート領域8のサイズ よりも厚いため、前記ゲート領域8の側壁から完全には 除去されないということに着目されたい。従って、前記 エッチングによって除去を行ったゲート領域8の側壁に 残るシリコンナイトライド層により、反転ナイトライド スペーサ(反転窒化物スペーサ)12が提供される。前 記シリコンナイトライド層10の前記異方性プラズマエ ッチングの終点は、前記反転ナイトライドスペーサ(反 転窒化物スペーサ) 12によって保護されていない露呈 コンナイトライド層10の部分が完全に除去されること が補償されるように設計されているということに着目さ れたい。更に、前記露呈されたゲート酸化物領域14 が、前記異方性プラズマエッチング中に完全に除去され ることがないように注意を払わなければならない。これ は、その下にあるシリコンが損傷しないようにするため である。これに続いて行われる、前記露呈されたゲート 酸化物領域14の完全な除去は、湿式エッチングプロセ ス工程によって行われる。

【0021】更に、前記ナイトライド層12の下にあ り、局部的な低誘電率Kの酸化物領域16と呼ばれるゲ ート酸化物層6の部分が前記異方性エッチング中にエッ チングされないということに着目されたい。従って、局 部的な低誘電率Kのゲート酸化物領域16は、前記ナイ トライドスペーサ12の下に残る。前記ナイトライドス ベーサ12の下の前記局部的な低誘電率Kのゲート酸化 物領域16が本発明にとって重要である。前記局部的な 低誘電率Kのゲート酸化物領域は、最終的には、これに 続いて形成されるゲート電極とこれに続いて形成される 20 ソース-ドレイン領域との間のオーバーラップ容量を減 少する結果をもたらす。前記低誘電率Kのゲート酸化物 領域16は、前記ナイトライドスペーサ12によって保 護されているため、保護されていないゲート酸化物領域 14を最終的に完全に除去する際に所定の場所に残ると とができる。更に、前記局部的な低誘電率Kのゲート酸 化物領域16は、ゲート電極及びソースードレイン領域 が形成される前に前記保護されていないゲート領域14 で行われる通常のサーマルゲート酸化物の最終的な成長 中に、良好に保護される。

【0022】通常は、前記ナイトライドスペーサ12に よって保護された低誘電率Kの誘電体部分だけを残すと とができるのが望ましいけれども、前記低誘電率Kの誘 電体を横方向に大きく延ばすことができるのが望ましい 場合がある。このような場合には、図3及び図5に示す 上文中に説明した工程の代わりに、図4及び図6に示 す、以下に説明する工程を使用する別の好ましい実施例 を使用するのが望ましい。

【0023】次に、上文中に説明した図3の構造に対す る別の好ましい実施例として図4を更に詳細に参照する る。前記同じ形態のシリコンナイトライド層10は、前 40 と、この図には、同じ形態のシリコンナイトライド被覆 層10、及び別のポリシリコン被覆層11が示してあ る。これらの層は、最終的に前記酸化物層4の前記ゲー ト領域8の側壁に沿って二重反転スペーサを形成する目 的で付着させてある。前記ナイトライド層10の厚さ は、最終的には200オングストローム(A)乃至20 00オングストローム(人)であり、通常は、LPCV D (Low Pressure Chemical Vapor Deposition) によっ て成長される。前記ポリシリコン層11の厚さは、前記 低誘電率Kの誘電体をチャネル領域内に横方向に延ばす されたゲート酸化物領域14の表面上にあり、前記シリ 50 所望の増大の程度に従って調節される。

11 【0024】次に、上文中に説明した図5の構造に対す る別の好ましい実施例として図6を更に詳細に参照する と、この図は、前記ナイトライド層10及び前記ポリシ リコン層11に異方性エッチングを加え、これらの層を 前記酸化物層4の上面から、並びに前記低誘電率Kのゲ ート酸化物層6の大部分から完全に除去した結果を示 す。前記同じ形態のナイトライド層10及びポリシリコ ン層11の厚さが、前記エッチングによって除去したゲ ート領域8よりもかなり大きいため、前記ゲート領域8 の側壁から完全には除去されないということに着目され 10 たい。従って、前記エッチングによって除去したゲート 領域8の側壁に残るナイトライド及びポリシリコンによ り反転ナイトライドスペーサ12及び反転ポリシリコン スペーサ13が形成される。前記異方性プラズマエッチ ングの終了時に、ナイトライド/ポリシリコンの二重ス ペーサ12及び13によって保護されていない、露呈し たゲート酸化物領域14の表面上に、残る前記ナイトラ イド層10及びポリシリコン層11の部分が完全に除去 されることが補償されるように設計されているというこ とに着目されたい。更に、酸化物層の下のシリコンが損 20 傷しないようにするため、前記異方性プラズマエッチン グ中に前記露呈されたゲート酸化物層 14 が完全には除 去されないように注意を払わなければならない。次い で、前記露呈されたゲート酸化物層14の完全な除去を 湿式エッチングプロセス工程で行う。上文中に説明した ように、前記ナイトライド/ポリシリコンの二重のスペ ーサ12及び13の下にある前記保護された局部的なゲ ート酸化物領域16は、前記異方性エッチング中、エッ チング作用が加わらない。従って、局部的な低誘電率K のゲート酸化物領域16が前記ナイトライド/ポリシリ コンスペーサ12, 13の下に残る。図3及び図5に示 す好ましい実施例と同様に、前記ナイトライド/ポリシ リコンスペーサ12、13の下に局部的な低誘電率Kの ゲート酸化物領域16が形成されることが本発明にとっ て重要である。前記局部的な低誘電率Kのゲート酸化物 領域により、最終的には、続いて形成されるゲート電極 と続いて形成されるソースードレイン領域との間のオー バーラップ容量が減少する。前記低誘電率Kのゲート酸 化物領域16は、前記ナイトライド/ポリシリコンスペ ーサ12及び13によって保護されているため、保護さ れていないゲート酸化物領域16を最終的に完全に除去 する際に所定位置に残ることができる。前記局部的な低 誘電率Kのゲート酸化物領域16は、更に、前記ゲート 電極及び前記ソースードレイン領域が形成される前、保 護されていないゲート領域 14での通常のサーマルゲー

【0025】図4及び図6に示す上掲の別の好ましい実 施例に関し、厚さの値及び前記ナイトライド/ボリシリ コンスペーサについての関連したエッチング状態を適当 に調節することによって、通常のサーマルゲート酸化物 50 々な変更を行うことができるということは理解されよ

ト酸化物の最終的な成長中、良好に保護される。

12

の前記最終的成長の前に低誘電率Kの誘電体をゲート領 域にどれ程残すのかを更に容易に決定できる。更に、熱 酸化物の前記最終的成長後、前記ナイトライド/ポリシ リコンスペーサの前記ポリシリコン部分が選択的プラズ マエッチング工程によって除去されるということに着目 されたい。

【0026】議論の目的のため、好ましい実施例の説明 を図1、図2、図3、及び図5の好ましい実施例から続 ける。しかしながら、当業者は、好ましい実施例の以下 の説明を図1、図2、図4、及び図6の別の好ましい実 施例から続けることもできる。

【0027】次に、図7を更に詳細に説明すると、前記 ナイトライドスペーサ12によって保護されていない図 5の前記露呈したゲート領域14において通常のサーマ ルゲート酸化物18を成長させる。前記サーマルゲート 酸化物の厚さは、代表的には、約20オングストローム (A) 乃至100オングストローム(A) の範囲内にあ り、通常は、熱酸化によって成長する。図5を参照し続 ける。次いで、最終的にゲート電極を形成するため、ポ リシリコン被覆層20を付着する。前記ポリシリコン被 **覆層20の厚さは、代表的には、1000オングストロ** ーム(A) 乃至4000オングストローム(A) であ り、通常は、LPCVDによって成長される。

【0028】次に図8を更に詳細に参照すると、化学的 機械研磨工程即ちCMPを使用し、前記酸化物層4の表 面上にある前記ポリシリコン層20の部分を除去する。 前記ゲート領域8の残りのポリシリコンは、ポリシリコ ンゲート電極22に形成される。

【0029】次に図9を更に詳細に参照すると、この図 には、図8の構造の前記N型チャネル装置を完成するた めにこれに続いて行われる従来のプロセスの結果が示し てある。この図には、N型チャネル用の従来のソースー ドレイン接触領域24を形成した結果、並びに従来のし DD領域26をN*型ソース-ドレイン領域28ととも に形成した結果が示してある。

【0030】これで本発明の目的が達成された。ゲート - ドレインオーバーラップ容量及びゲート-ソースオー バーラップ容量を最小にする目的において傾斜ゲート酸 化物プロセス即ちGGOプロセスに対する改良された変 更が提供された。GGOプロセスと関連した上文中に説 明した問題点は、誘電率が厚さとは逆に大幅に変化する 傾斜ゲート酸化物層を提供する本発明によって解消され た。従って、オーバーラップ容量を減少する目的で低誘 電率Kの酸化物でできた前記局部的領域16をゲートー ドレインオーバーラップ領域に形成する工程を含む革新 的方法が提供された。

【0031】本発明をその好ましい実施例を参照して特 定的に示し且つ説明したが、当業者は、本発明の精神及 び範囲から逸脱することなく、形態及び詳細について様 う。

【図面の簡単な説明】

【図1】ゲートードレインオーバーラップ容量の効果的 な電気的挙動に関する従来技術を説明するためのCMO Sインバーター回路の概略図である。

13

【図2】本発明のプロセスの好ましい実施例を示す概略 断面図である。

【図3】本発明のプロセスの好ましい実施例を示す概略 断面図である。

【図4】本発明のプロセスの好ましい実施例を示す概略 10 断面図である。

【図5】本発明のプロセスの好ましい実施例を示す概略 断面図である。

【図6】本発明のプロセスの好ましい実施例を示す概略*

* 断面図である。

【図7】本発明のプロセスの好ましい実施例を示す概略 断面図である。

【図8】本発明のプロセスの好ましい実施例を示す概略 断面図である。

【図9】本発明のプロセスの好ましい実施例を示す概略 断面図である。

【符号の説明】

2 半導体基板

4 酸化物層


6 低Kゲート酸化物層


8 ゲート領域

10 シリコンナイトライド層

11 ポリシリコン層


【図1】







【図2】

【図4】




【図5】







[図6]








【図8】



【図9】



フロントページの続き

(72)発明者 アージュアン・リュウ シンガポール国 591401 チャオ・チュ ー・カン・セントラル ナンバー06-47, ビーエルケイ 236